Structure and function of the processor

歡迎來到電腦的心臟！

在本章中，我們要深入探索中央處理器（Central Processing Unit，簡稱 CPU）。你可以把 CPU 想像成電腦的「大腦」。就像你的大腦接收感官信號並指揮身體行動一樣，CPU 負責接收來自軟件的指令，並告訴硬件該如何反應。

如果有些術語起初聽起來像「科技術語」也不用擔心。我們會將所有內容拆解，並配合易記的比喻，讓你輕鬆掌握。

1. 核心組件：ALU、CU 與暫存器

CPU 並不是一塊單一的實體，它由多個協同工作的專業部件組成。

算術邏輯單元 (Arithmetic and Logic Unit, ALU)

ALU 是電腦的計算機。它主要處理兩件事：
1. 算術： 簡單的數學運算，如加、減、乘、除。
2. 邏輯： 進行比較，例如「A 是否大於 B？」或「這是否為真（True）或假（False）？」

控制單元 (Control Unit, CU)

CU 就像樂團的指揮。它自己不演奏樂器，但它會指揮其他人何時開始演奏以及演奏速度。它負責協調處理器內的數據流，並管理提取-解碼-執行週期 (Fetch-Decode-Execute cycle)。

暫存器 (Registers)

暫存器是 CPU 內部超快速、微小的儲存空間。如果把主記憶體（RAM）比作一個巨大的圖書館，那麼暫存器就像是你手中拿著的便利貼（Post-it note），方便你隨時使用。

你需要記住以下幾個特定的暫存器：

1. 程序計數器 (Program Counter, PC)： 儲存下一個要提取的指令的地址。它就像一個書籤，告訴 CPU 下一步要讀取哪裡。
2. 累加器 (Accumulator, ACC)： 儲存 ALU 計算後的結果。例如 5 + 2 的結果「7」就會放在這裡。
3. 記憶體地址暫存器 (Memory Address Register, MAR)： 儲存目前正在讀取或寫入的記憶體位置的地址。
4. 記憶體數據暫存器 (Memory Data Register, MDR)： 儲存剛從記憶體提取出來，或即將寫入記憶體的實際數據或指令。
5. 當前指令暫存器 (Current Instruction Register, CIR)： 儲存當前正在解碼和執行的指令。

快速複習：

PC = 下一個指令在哪裡？
MAR = 我們現在要訪問哪個地址？
MDR = 我們在該地址找到了什麼數據？
CIR = 我們現在正在做什麼？
ACC = 數學問題的答案是什麼？

2. 匯流排 (Buses)：資訊高速公路

數據透過稱為匯流排 (Buses) 的「高速公路」在 CPU 和 RAM 之間傳輸。你需要知道三種主要的匯流排：

1. 數據匯流排 (Data Bus)： 在 CPU 和記憶體之間傳輸實際數據（如數字或字符）。它是雙向的。
2. 地址匯流排 (Address Bus)： 傳輸數據的目的地（地址）。它是單向的（由 CPU 到記憶體）。
3. 控制匯流排 (Control Bus)： 傳輸來自控制單元的指令信號（例如：「讀取數據」或「寫入數據」）。

比喻：想像外送披薩。地址匯流排是告訴司機去哪裡的 GPS；數據匯流排是正在運送的披薩；控制匯流排則是確認訂單已收到的電話通知。

3. 提取-解碼-執行 (FDE) 週期

這是 CPU 運行程式時持續進行的過程，每秒發生數十億次！

步驟拆解：

1. 提取 (Fetch)：
- 將 PC 中的地址複製到 MAR。
- PC 自增（加 1），指向下一個指令。
- 該地址的指令透過數據匯流排從 RAM 傳輸到 MDR。
- 指令從 MDR 複製到 CIR。

2. 解碼 (Decode)：
- 控制單元檢查 CIR 中的指令，以弄清楚需要做什麼。它將指令拆分為「運算碼」(opcode，即指令內容) 和「運算元」(operand，即要使用的數據或地址)。

3. 執行 (Execute)：
- 執行指令。這可能涉及 ALU 進行數學運算，或將數據移入累加器。

常見錯誤： 學生經常忘記 PC 是在提取（Fetch）階段期間增加的，而不是在整個週期結束後！

4. 影響效能的因素

為什麼有些電腦比較快？通常取決於以下三點：

1. 時脈速度 (Clock Speed)： 指 CPU 每秒能處理多少個 FDE 週期，以赫茲 (Hz) 為單位。 \( 3.5 GHz \) 的處理器每秒可進行 35 億個週期！時脈速度越高，每秒處理的指令就越多。
2. 核心數量 (Number of Cores)： 「核心」是一個完整的 CPU 副本。雙核心 (Dual-core) 處理器理論上可以同時做兩件事，四核心 (Quad-core) 則可以做四件。注意：這只有在軟件設計為使用多核心時才有效！
3. 快取大小 (Cache Size)： 快取 (Cache) 是緊鄰 CPU、極快速的小型記憶體。它儲存了頻繁使用的指令，讓 CPU 不必等待較慢的 RAM。快取越大，等待數據的時間就越少。

比喻：想像廚房。時脈速度是廚師動作的速度；核心是廚房裡有幾個廚師；快取是爐子旁邊的操作檯——檯面越大，你就不需要一直跑去儲藏室（RAM）拿東西。

5. 處理器架構

架構描述了 CPU 的佈局方式以及它與記憶體的連接方式。

馮·紐曼架構 (Von Neumann Architecture)

這是最常見的設計。在此配置中，數據和指令共享相同的記憶體和匯流排。它簡單且成本低，但會產生「瓶頸」，因為 CPU 無法在同一時間同時提取指令和數據。

哈佛架構 (Harvard Architecture)

這種設計為數據和指令提供了獨立的記憶體和匯流排。這速度更快，因為 CPU 可以同時提取指令和數據。這種架構通常用於微波爐或電子手錶等嵌入式系統中。

當代架構 (Contemporary Architectures)

現代 CPU 通常混合使用兩者。例如，它們可能使用馮·紐曼架構來處理主記憶體，但在晶片內部擁有獨立的「哈佛風格」快取（指令快取和數據快取）來提高速度。

重點總結：

馮·紐曼 = 共享匯流排（「一體化」方法）。
哈佛 = 獨立匯流排（「專業化」方法）。
當代 = 兩者的混合，以追求極致速度。

如果這些資訊量有點大，別擔心！只要記住 FDE 週期是心跳，暫存器是便利貼，匯流排是道路。你一定能搞定的！